AMD 刚刚在第 6 代 EPYC "Venice" 上用 256 核刷新了 x86 服务器 CPU 的密度天花板。但三个月后，一条来自散热器厂商的产品页面，却透露出 AMD 在这一代中还藏了一个完全不同的插槽——它不属于 SP7，也不属于 SP8。而它的主人，是一颗名叫 Verano 的、不走寻常路的 EPYC。
散热器厂商的无心之失
2026 年 10 月初，服务器散热器制造商 Dynatron（传达）在其官网上线了一款名为 SB1-4U-ACTIVE 的新产品。和大多数散热器页面一样，它列明了尺寸、风扇转速、风量和噪音等级。但在一行规格中，一个陌生的名字让硬件圈迅速躁动起来："AMD EPYC Verano on Socket SB1。"
这是 SB1 这个插槽编号第一次出现在公开信息中。Dynatron 并非 AMD 官方合作伙伴榜单上的常客，但在企业级散热领域深耕多年，产品线覆盖 1U 到 4U 的服务器方案。这家厂商提前上线 SB1 散热器意味着——SB1 的物理规格已经冻结，散热供应链已经拿到了明确的参考设计需求。AMD 的合作伙伴们，已经在为 SB1 平台量产做准备了。
SB1-4U-ACTIVE 专为 4U 服务器环境设计，128.05×106.6×130.7mm 的紧凑尺寸内嵌均热板加多根热管的复合散热结构，前后两颗双滚珠轴承风扇最高 6000 RPM，可提供 91.7 CFM 的最大风量。Dynatron 将最终支持的 TDP 标注为"TBD"——这说明 AMD 尚未最终敲定 Verano 的热设计功耗，但散热器的物理和电气接口已经定型。
这块散热器本身并不惊人。真正惊人的，是它背后的那个插槽编号。
SB1：EPYC 9006 家族中的异类
要理解 SB1 的特殊之处，得先看清 AMD 第 6 代 EPYC 的整体布局。
2026 年 7 月，AMD 在 Advancing AI 2026 上正式发布了 EPYC 9006 系列，基于 TSMC 2nm 工艺的 Zen 6 架构。这一代被 AMD 定义为"工作负载优化"组合，四个产品线各司其职：EPYC 9006 SP7（Venice）最高 256 核，采用 LGA 7536 插槽；EPYC 9006 SP8（Venice）8 至 128 核，采用 LGA 5572 插槽；EPYC 9006X SP7（Venice-X）3D V-Cache 增强版；以及 EPYC 9006 LP（Verano），面向 AI 加速器头节点，最高 72 核。
前三款均使用 SP7 或 SP8 插槽，两者都是标准的 LGA 封装，服务器可以像插卡一样安装和更换 CPU。但 Verano 没有走这条路——它绕过了 SP7 和 SP8，另起炉灶选择了 SB1。
AMD 官方对 Verano 的描述是："作为 AI 头节点 CPU，为下一代机架级 AI 系统设计，利用 LPDDR 内存和高达 5GHz 的频率，帮助在密集的加速器组中保持 GPU 持续被喂饱。"
翻译成大白话：Verano 不是一台通用的服务器 CPU，它是一个专职"伴游"，唯一的工作就是给旁边的 GPU 加速器喂数据。在这个角色里，大容量 DDR5 内存通道和高核心数不是最优解；低延迟、高带宽的内存架构和紧凑低功耗的封装，才是关键。这正是 SB1 诞生的理由。
为什么需要一个新插槽？
服务器处理器换插槽从来不是小事。对数据中心运营商来说，新插槽意味着新主板、新散热方案、新服务器认证——动辄上千万美元的供应链改造成本。AMD 在 SP7 和 SP8 上投入了巨大的平台投资，为什么还要为 Verano 单独做一个 SB1？
答案藏在 Verano 的内存方案里。Verano 采用 LPDDR5X SOCAMM2 内存模组。这和主流服务器使用的标准 RDIMM 完全不同——LPDDR5X SOCAMM2 是为紧凑型高带宽场景设计的可更换内存模组，常见于笔记本电脑和高密度计算节点。它比 RDIMM 更省电、更节省 PCB 空间，但物理接口不兼容标准 DIMM 插槽。24 通道 LPDDR5X 的设计，让 Verano 在有限封装内实现了极致的内存带宽密度。
另一个关键线索是 Verano 的定位终端。消息源显示 Verano 预计 2027 年下半年推出，首批搭载于 AMD 自研的 Helios 机架系统。Helios 是 AMD 对标 NVIDIA NVL72 的整机架 AI 方案，每台重达约 2267 公斤，集成了 72 颗 AMD MI455X GPU、Pensando 网络加速器和 EPYC CPU。在这个系统里，CPU 的角色被极度简化——它不需要海量 PCIe 通道，不需要大容量内存扩展，只需要最快速地把数据推到 GPU 面前。
从更宏观的视角看，SB1 的出现印证了一个趋势：数据中心 CPU 正在从"通用计算核心"走向"任务专用化"。AMD 在这一代 EPYC 中推出四个产品线，每个用不同的插槽、不同的内存方案、不同的核心数——这在 x86 服务器历史上从未有过。过去，一颗 CPU 通吃所有场景；现在，AI 负载的差异化大到同一个架构都需要长出完全不同的"躯体"。
72 核、5GHz、LPDDR5X：Verano 的技术画像
综合 Dynatron 产品信息、AMD 官方新闻稿和多家科技媒体的报道，Verano 的技术参数逐步清晰：Zen 6 架构（TSMC 2nm），最多 72 核 / 144 线程，最高 5GHz 频率，24 通道 LPDDR5X SOCAMM2 内存，xGMI 互联最高 112Gbps，SB1 插槽，2027 年下半年推出。
72 核放在通用服务器市场并不算激进——Venice SP7 顶配是 256 核。但作为"头节点"CPU，72 个 Zen 6 核心已经足够。它的核心任务不是并行计算，而是协调和数据搬运：管理 GPU 集群的任务调度、在 GPU 之间路由数据、处理 I/O 中断和系统调用。太多核心反而会推高功耗和封装尺寸，牺牲密度。
5GHz 的加速频率是它的另一大亮点。在 AI 推理场景中，CPU 单线程性能直接影响推理管线的延迟——Agentic AI 工作流中，CPU 需要在 GPU 计算之前和之后做大量轻量级的预处理和后处理。更高的主频意味着更低的端到端推理延迟。
但 Verano 最显著的区别在于互联。AMD 官方技术文档显示，上代 EPYC Genoa（Zen 4）和第 5 代 Turin（Zen 5）的 xGMI 互联速率均为 32Gbps。Verano 的 xGMI 直接跃升至 112Gbps——提升约 2.5 倍。这样的带宽飞跃只有在 Helios 这类机架级系统中才有意义：当 CPU 和 GPU 之间的数据搬运量达到 TB 级，互联带宽决定了 GPU 是持续满载还是频繁空转等待。112Gbps 意味着 Verano 可以在更短的时间内完成数据交换，进一步压制"GPU 饥饿"窗口。
24 通道 LPDDR5X 则是 Verano 区别于所有通用 EPYC 的另一个核心差异点。标准 EPYC 使用 DDR5 RDIMM，通过增加通道数和提升频率来扩展带宽。Verano 的 LPDDR5X 方案利用了 LPDDR 本身的低延迟特性，同时通过 SOCAMM2 可更换模组保留了维护性。AMD 的措辞——"帮助在密集的加速器组中保持 GPU 持续被喂饱"——本质上是在回应 AI 集群中日益严重的"GPU 饥饿"问题：GPU 算力增长太快，CPU 和内存系统跟不上数据供给速度。
SB1 的真正意义
SB1 的出现，可能是 AMD 数据中心战略的一个分水岭。
从 SP3 到 SP5 再到 SP7/SP8，AMD 的服务器插槽一直遵循"一代一换、统一封装"的规律。每一代 EPYC 只有一种主流插槽，所有 SKU 共享同样的物理接口。SP7 和 SP8 的双插槽策略已经是 AMD 历史上最大胆的分层尝试——把旗舰性能和主流市场分开。SB1 彻底打破了这一传统。它意味着 AMD 愿意为特定工作负载——AI 加速器头节点——设计一个完全独立的封装和平台生态。这不是简单的 SKU 分档，而是平台层面的专门化。
这对数据中心运营商的供应链管理提出了新挑战。如果一家云厂商同时部署 Venice SP7 通用服务器和 Verano SB1 头节点服务器，他们将需要两套不同的主板、散热器和备件库存。但反过来看，Verano 的 LPDDR5X 方案和精简 I/O 也可能带来更低的单节点成本。如果"喂饱 GPU"的效率提升足以覆盖供应链复杂度增加的成本，这笔账就划算。
更耐人寻味的是命名。"SB"和"SP"只有一字之差。"SP"长期代表"Socket Performance"（性能插槽），那么"SB"代表什么？TechPowerUp 等多家媒体推测，"B"可能指向 BGA（球栅阵列）封装——即 CPU 直接焊在主板上。如果 SB1 真的是 BGA 封装，那 Verano 的可更换性将大打折扣。但在 AI 机架系统场景中，这并非不可接受。NVIDIA 的 Grace CPU 同样是 BGA 封装。当一台 AI 机架在生命周期内不涉及 CPU 单独升级时，可更换性就不再是核心需求——它反而成了可以牺牲的设计维度，用来换取更高的集成度和更低的信号损耗。
从 x86 通用走向 x86 专用
对服务器和 AI 基础设施行业来说，这条消息传递了几个清晰的方向。
第一，AMD 的 AI 机架系统 Helios 正在按计划推进。散热器量产意味着 Verano 的物理设计已经冻结，2027 年下半年的上市时间表可信度大增。第二，AMD 正在认真对待"CPU 作为 AI 加速器头节点"这一细分市场。NVIDIA 有 Grace CPU（ARM 架构），Intel 有 Xeon 针对 AI 优化的配置——每家都在为 GPU 量身定制"伴侣 CPU"。AMD 选择用 Zen 6 x86 架构抢这个身位，最大优势在于软件兼容性：AI 集群中的管理工具链、编排系统和监控栈，不需要为 ARM 做迁移。
第三，x86 生态正在被 AI 需求深刻重塑。Verano 和它的 SB1 插槽，是这个行业几十年来第一次看到——同一代 CPU 架构用完全不同的封装去服务不同的负载。AI 没有让 CPU 变得更强大，它让 CPU 变得更分裂了。
当一颗 CPU 的核心价值从"能算"变成"能让 GPU 算得快"，它的物理形态就不再是传统服务器插槽能框住的事了。"稳定可靠、维护便捷、高通用性"——这些传统的 x86 服务器设计哲学，正在被"更快喂饱 GPU"这个更硬的需求所覆盖。你可能拆不下 Verano，但你的 GPU 不用再饿着了。在 AI 工厂里，这可能是更划算的交易。
快报